е) т

I I

г®

TJ-C]-Т U U \

продолжение рис. 10.3

(без предварительной установки регистра в положение 0) информации парафазным кодом; при этом на одном из входов триггера непременно действует сигнал 1, который и устанавливает триггер в соответствующее положение. В качестве примера на рис. 10.3 приведена функциональная схема сдвигового регистра на С-триг-герах; здесь для передачи информации достаточно соединить входы /, К одного разряда соответственно с выходами Q, Q другого.

Заметим, что в качестве базовых элементов («субсистем») для синтеза более сложных функциональных узлов широко применяются простые сдвиговые регистры; пример такого базового элемента, построенного на /?5Г-триггерах, приведен на рис. Ю.Зе. В частности, на подобных субсистемах легко реализуются счетчики в различных системах счисления (см. разд. 10.4, 10.5).

Рассмотренные выше регистры построены на статических запоминающих элементах - триггерах, информация в которых может храниться без разрушения сколь угодно долго. Для построения регистров могут применяться и динамические запоминающие элементы, магнитные элементы или конденсаторы. Принцип при.ме-нения последних иллюстрируется рис. Ю.Здас. При замыкании ключа Кл\ входная информация записывается на конденсаторе С-если входное сопротивление ключа Кл. и выходное сопротивление Кл\ достаточно велики, то напряжение на конденсаторе С может в течение некоторого времени практически не изменяться; это

время - время запоминания информации - определяется постоянной времени разряда конденсатора через упомянутые выше сопротивления. В интегральных регистрах с емкостными запоминающими элементами роль ключей обычно выполняют МДП транзисторы, обладающие большими выходными и особенно большими входными сопротивлениями, а роль конденсаторов - паразитные емкости. Пример такого сдвигового регистра приведен на рис. Ю.Зз; здесь каждый разряд регистра представлен двумя ключами-инверторами, разделенными вспомогательными МДП транзисторами; управление регистром осуществляется серией двухтактных синхронизирующих импульсов CCi и ССг (рис. 10.3«). Пусть в исходном положении на вход регистра подан логический кЗль и транзистор Ti закрыт. При подаче сигнала CCi нагрузочный транзистор Гг п разделительный транзистор Гз открыты; при этом паразитная емкость С\ заряжается через Гз до уровня напряжения, близкого к Ее (логическая единица). Затем при следующем такте - подаче сигнала ССг - отпираются транзисторы Г5 и Те, потенциал в точке Лг снижается (по абсолютной величине) и на емкости Сг напряжение низкое (по абсолютной величине) - логический нуль, и это напряжение сохраняет свою величину после окончания действия ССг. Таким образом, после действия двух сигналов CCj и ССг информация со входа первого разряда регистра оказывается переписанной на вход второго разряда регистра. Точно так же осуществляется передача от разряда к разряду регистра логической единицы.

Как видно из рассматриваемой схемы, для построения динамического регистра требуется меньшее число компонентов, что экономит площадь кристалла в ИС. Основной недостаток динамических схем состоит в том, что для длительного запоминания информации необходимо обеспечить ее непрерывную циркуляцию (что на повышенных частотах - порядка сотен килогерц - реализовать не просто). На практике применяются различные варианты регистров с емкостными запоминающими элементами, а также модифицированные регистры, в которых совмещается запоминание информации на конденсаторах (паразитных емкостях) и статических триггерах [15,16].

10.3. ДИСКРЕТНЫЕ (ЦИФРОВЫЕ) СЧЕТЧИКИ ИМПУЛЬСОВ

10.3.1. ОБЩИЕ СВЕДЕНИЯ

Для построения цифровых счетчиков, работающих в двоичной, десятичной и других системах счисления, применяются двоичные (бинарные) элементы, т. е. элементы, обладающие двумя устойчивыми состояниями. Такими элементами являются триггеры, построенные на транзисторах, электронных лампах, туннельных диодах, магнитных сердечниках с прямоугольной петлей гистерезиса и т. п. •

Цифровые счетчики характеризуются коэффициентом пересчета ут модулем счета к, определяющим число возможных состояний счетчика; у двоичных счетчиков (т. е. работающих в двоичной системе счисления) к = 2™, где т -целое число; у счетчиков, работающих в десятичной системе счисления, к = Ю"*.

Каждому состоянию счетчика ставится в соответствие двоич-ньп°1 код (двоичное число) определяемое значениями-сигналов на выходах триггеров счетчика. При подаче на вход счетчика очередного N-TO импульса изменяется его состояние, т. е. изменяется упомянутое двоичное число. В зависимости от направления этого изменения различают суммирующие и вычитаощие счетчики; так называемые реверсивные счетчики могут работать и в режиме суммирующего и в режиме вычитающего счетчика в зависимости от того, на какой вход счетчика подан счетный импульс или от значений специальных управляющих сигналов.

Важной характеристикой счетчика является его быстродействие, определяемое разрешающим временем /мин сч (или частотой /макс = 1 минсч), т. е. минимально допустимым интервалом между моментами поступления счетных импульсов (или их максимальной частотой).

В цифровых устройствах применяется ряд разновидностей счетчиков, структура которых зависит от различных требований, в частности, от необходимого быстродействия, а также от набора дискретных или различных комплексов интегральных элементов. Так, например, применяют счетчики с последовательным, с параллельным (сквозным) и с последовательно-параллельным переносом.

В счетчиках с последовательным переносом i-тый триггер счетчика переключается выходным сигналом (i-1)-го триггера счетчика. В счетчиках с параллельным переносом на все триггеры счетчика воздействует входной (счетный) сигнал счетчика.

В последовательно-параллельных счетчиках все его т триггеров разбиты на /-групп, в каждой из которых реализуется параллельный перенос, но сигнал переключения /-ой группы создается на выходном триггере (/ - 1)-ой группы.

Естественно, что счетчики со сквозным переносом обладают большим быстродействием, но имеют более сложную структуру.

10.3.2. ДВОИЧНЫЕ СЧЕТЧИКИ НА ДИСКРЕТНЫХ КОЛ\ПОНЕНТАХ

Суммирующие счетчики. Суммирующий счетчик по модулю к = 2*" образуется путем последовательного соединения т триггеров. В качестве примера на рис. 10.4а приведена схема, состоящая из четырех каскадно соединенных 7-триггеров. Пусть последовательность однополярных импульсов (например, положительных в предположении, что триггеры построены на транзисторах типа р-п-р) поступает на счетный вход триггера Ti, выходной сигнал которого подается на счетный вход Tz и т. д. Под возден-

15* 451